
UNIVERSIDAD NACIONAL DE TUCUMÁN

FACULTAD DE CIENCIAS EXACTAS Y TECNOLOGÍA



ELECTRÓNICA II

ACTIVIDAD N°5

Contadores

AÑO / CUATRIMESTRE: 2026 / 2º

ALUMNO: Adad, Ignacio

CARRERA: Ingeniería Electrónica

1. Resumen

En este informe se definieron los conceptos teóricos de los circuitos secuenciales y elementos de memoria, abarcando el cerrojo D, el flip-flop D maestro-esclavo, los registros y las máquinas de estado finito (FSM). Con esta base teórica, se aborda el diseño y simulación de contadores binarios mediante dos metodologías: la síntesis tradicional de FSM de tipo Moore (un contador sincrónico de 3 bits con reset simplificado mediante mapas de Karnaugh) y la técnica de datapath (un contador de 4 bits con entradas sincrónicas de reset, carga paralela y habilitación). Por último, se desarrolló en VHDL la descripción de un contador BCD de 0 a 9 con divisor de frecuencia, comprobando su respuesta sincrónica en GHDL y GTKWAVE.

2. Introducción

Para poder realizar la experimentación y análisis de las máquinas de estado finito que se van a desarrollar, es necesario saber los siguientes conceptos:

2.1 Contador

Un contador binario de N bits es un circuito secuencial aritmético provisto de entradas de reloj (CLK) y reinicio (Reset), y una salida de N bits (Q). La función de la entrada de Reset es inicializar la salida del contador en cero. Posteriormente, el circuito avanza de forma ordenada a través de sus 2^N estados binarios posibles, incrementando o decrementando su valor en cada flanco ascendente de la señal de reloj.




Figura 14. Símbolo de contador de N bits.

2.2 Datapath

El datapath (o camino de datos) es la arquitectura de bloques de un sistema digital encargada de las operaciones reales de almacenamiento, manipulación y procesamiento de palabras de datos. Está constituido por la interconexión de componentes aritméticos y secuenciales como registros, sumadores, unidades aritmético-lógicas (ALU), multiplexores y

buses de comunicación.

El datapath opera en directa interacción con la unidad de control. Mientras la unidad de control evalúa el estado del sistema e interpreta las instrucciones para generar las señales de habilitación y selección (por ejemplo, selectores de multiplexores y habilitadores de escritura de registros), el datapath ejecuta el flujo físico y el procesamiento numérico de los datos.

3. Conceptos Preliminares

3.1 Funcionamiento de Cerrojo D

El cerrojo D (D Latch) es un elemento de almacenamiento bistable sensible al nivel diseñado para resolver la condición no válida del cerrojo SR elemental y separar conceptualmente qué dato se almacena de cuándo se actualiza. Posee dos entradas principales: la entrada de datos D, que determina el valor del estado siguiente, y la entrada de reloj o habilitación CLK, que controla la ventana de transferencia. Cuando la señal de reloj se encuentra en nivel alto (CLK = 1), el cerrojo opera en modo transparente, permitiendo que la salida Q siga directamente cualquier variación de la entrada D. Por el contrario, cuando el reloj conmuta a nivel bajo (CLK = 0), el cerrojo pasa a modo opaco, bloqueando la entrada y reteniendo en memoria el último estado presente inmediatamente antes de la transición descendente ($Q = Q_{prev}$) (Harris & Harris, 2022; Wakerly, 2018).




Figura 1. (a) Esquema eléctrico, (b) tabla de verdad y (c) símbolo del cerrojo D operando en modos transparente (CLK=1) y opaco (CLK=0)

3.2 Funcionamiento de Flip-Flop D Maestro-Esclavo

El Flip-Flop D es un dispositivo de almacenamiento disparado por flanco que actualiza su estado únicamente en la transición de la señal de control. La arquitectura maestro-esclavo se construye conectando en cascada dos cerrojos D regidos por relojes complementarios, donde el primer cerrojo actúa como maestro (L_1) y el segundo como esclavo (L_2). En un flip-flop activado por flanco ascendente, mientras el reloj permanece en nivel bajo (CLK = 0), el maestro se mantiene transparente muestreando la entrada D, mientras que el esclavo permanece opaco aislando la salida Q. En el instante preciso del flanco ascendente del reloj (CLK: 0 → 1), el maestro se vuelve opaco congelando el valor presente en D, e instantáneamente el esclavo pasa a ser transparente, transfiriendo dicho dato congelado hacia la salida. Como siempre hay al menos un cerrojo opaco interrumpiendo el paso directo, se garantiza que la salida cambie exclusivamente durante el flanco del reloj (Harris & Harris, 2022; Wakerly, 2018).




Figura 2. (a) Circuito interno del Flip-Flop D maestro-esclavo disparado por flanco ascendente y (b) su símbolo lógico dinámico.

3.3 Concepto de Registro

Un registro de N bits es una unidad funcional de almacenamiento secuencial constituida por un banco de N Flip-Flops D que comparten una línea global de reloj (CLK). Esta configuración en paralelo permite muestrear y memorizar palabras completas de datos de N bits de forma simultánea en cada flanco activo del reloj, sirviendo como bloque fundamental en rutas de datos (datapaths), unidades de procesamiento y memorias temporales. Además de las entradas de datos y reloj, un registro puede integrar terminales de control de habilitación (Enable, EN) y reinicio (Reset) (Harris & Harris, 2022; Wakerly, 2018).




Figura 3. (a) Diagrama esquemático y (b) símbolo lógico de un registro de 4 bits con línea de reloj común CLK.

3.4 Concepto de Circuito Secuencial

Un circuito secuencial es un sistema lógico cuyas salidas no dependen únicamente del valor de las entradas en el instante presente, sino también de la secuencia histórica de las entradas pasadas. Esta propiedad se obtiene incorporando elementos de memoria (cerrojos o flip-flops) conectados mediante lazos de realimentación hacia la lógica combinacional. La información almacenada en estos elementos define el estado actual del sistema (S), el cual determina junto con las entradas presentes la evolución futura y las salidas de la red (Harris & Harris, 2022; Wakerly, 2018).




Figura 4. Estructura general de un circuito secuencial compuesto por lógica combinacional y lazo de realimentación hacia elementos de memoria.

3.5 Concepto de Circuito Secuencial Asincrónico

Un circuito secuencial asincrónico es un sistema lógico con memoria que carece de una señal de reloj global para sincronizar sus operaciones. En este tipo de circuitos, las entradas no cambian simultáneamente y las transiciones de estado ocurren de forma continua e inmediata en respuesta a las variaciones de las señales de entrada a medida que estas se propagan directamente a través de las compuertas lógicas y los lazos de realimentación. Un circuito con n lazos de realimentación posee n variables de estado binarias y 2^n estados posibles. El análisis de estos circuitos requiere conceptualmente "romper" los lazos de realimentación mediante un búfer ficticio para derivar las ecuaciones de excitación. Aunque ofrecen una respuesta teórica continua, son extremadamente complejos de diseñar y propensos a carreras críticas, donde el estado final depende del orden de conmutación de las variables, así como a riesgos esenciales y estados inestables debidos a los retardos de propagación del cableado y los componentes (Wakerly, 2018).




Figura 5. Estructura general de un circuito secuencial por realimentación (asincrónico) indicando lazos de realimentación para modelos Mealy y Moore.

3.6 Concepto de Circuito Secuencial Sincrónico

Un circuito secuencial sincrónico es aquel cuyas conmutaciones de estado ocurren exclusivamente en momentos discretos definidos por los flancos activos (ticks) de una señal de reloj global y libre (Clock). Según la metodología de diseño sincrónico, todos los elementos de memoria (flip-flops D disparados por flanco) comparten la misma línea de reloj, lo que garantiza que el estado del sistema cambie únicamente en el instante del flanco de disparo (ascendente o descendente). Entre flancos de reloj, las variables de estado se mantienen completamente estables. La principal ventaja de esta disciplina sincrónica es que elimina las carreras críticas e inestabilidades típicas de la lógica asincrónica, siempre que las entradas a los flip-flops se mantengan estables durante los intervalos de establecimiento (setup time) y retención (hold time) especificados con respecto al flanco activo del reloj (Harris & Harris, 2022; Wakerly, 2018).




Figura 6. Relación de tiempos entre reloj, entradas y salidas en una máquina de estados sincrónica activada por flanco ascendente.

3.7 Máquina de Estado Finito

3.7.1 Concepto

Una Máquina de Estado Finito (FSM) es el modelo genérico que define a los circuitos secuenciales sincrónicos gobernados por reloj, en el cual el sistema cuenta con un número finito de estados discretos. Una máquina con una memoria de estado de n flip-flops D contiene 2^n estados distintos posibles. El "estado" de la máquina condensa abstractamente toda la información relevante de la historia pasada del circuito. En cada flanco activo del reloj (tick), el sistema pasa a un nuevo estado (estado siguiente) que viene determinado por la lógica combinacional de estado siguiente F en función del estado actual y de las entradas presentes, mientras que las salidas son generadas por la lógica combinacional de salida G (Harris & Harris, 2022; Wakerly, 2018).





Figura 7. Estructura canónica de una máquina de estados finitos sincrónica controlada por reloj indicando memoria de estado y bloques combinacionales.

3.7.2 Estructura General y Tipos de FSM

La estructura general de una máquina de estados consta de tres bloques: la memoria de estado (banco de n flip-flops sincronizados por reloj), la lógica combinacional de estado siguiente F y la lógica combinacional de salida G. Dependiendo de cómo la lógica G calcula las salidas, se clasifican las FSM en dos tipos principales: la Máquina de Mealy, donde la salida depende simultáneamente del estado actual y de las entradas presentes (Salida = G(estado, entradas)), y la Máquina de Moore, donde la salida depende única y exclusivamente del estado actual (Salida = G(estado)). Adicionalmente, se presentan variaciones estructurales avanzadas como la asignación de estados codificada a la salida (output-coded state assignment), donde las propias variables de estado sirven directamente como salidas (eliminando la lógica de salida combinacional), y las salidas segmentadas (pipelined outputs), en las que se añade un registro de salida para evitar fallas transitorias combinacionales (Harris & Harris, 2022; Wakerly, 2018).

(a)



(b)




Figura 8. Modelos de arquitectura de máquinas de estado finito: (a) Estructura Moore y (b) Estructura Mealy.

3.7.3 Formas de Representación de una FSM

Para representar y especificar formalmente el comportamiento de una FSM, existen diversos métodos gráficos, tabulares y conductuales. Los diagramas de estado representan los estados mediante nodos circulares y las transiciones mediante arcos dirigidos con expresiones de transición y valores de salida (colocados en las flechas para Mealy o dentro de los nodos para

Moore). Las tablas de estado y salida expresan de forma tabular exhaustiva el estado actual, las entradas, el estado siguiente y las salidas asociadas. Las cartas ASM (Algorithmic State Machine Charts) ofrecen un diagrama de flujo estructurado compuesto por cajas de estado (salidas Moore), cajas de decisión (evaluación de entradas) y cajas de salida condicional (salidas Mealy) que garantizan especificaciones sin ambigüedades. Por último, las descripciones en Verilog modelan la FSM mediante bloques always separados para la memoria de estado (sincrónico), la lógica de estado siguiente (combinacional con case e if-else) y la lógica de salida (Wakerly, 2018).




Figura 9. Diagrama de transición de estados de una FSM con estados en nodos circulares y transiciones mediante arcos dirigidos.

	EN	
S	***0***	***1***
A	A, 0	B, 0
B	B, 0	C, 0
C	C, 0	D, 0
D	D, 0	A, 1
	S*, MAX	

Figura 10. Especificación tabular (State/Output Table) de las funciones de estado siguiente y salida de una FSM.




Figura 11. Estructura de una Carta ASM con cajas de estado, decisión y salida condicional.




Figura 12. Estructura e implementación de una FSM en lenguaje HDL con bloques independientes para memoria de estado, estado siguiente y salida.

3.7.4 Asignación de Estados

La asignación de estados es el proceso de asignar combinaciones únicas de variables binarias a los nombres simbólicos de los estados. Hay diversas estrategias de codificación: la codificación descompuesta o de longitud mínima que requiere k = [$\log_2 s$] bits, la codificación One-Hot que asigna un flip-flop dedicado por cada estado (ideal para arquitecturas FPGA basadas en LUTs), la codificación Casi One-Hot, y las codificaciones tipo Gray. La codificación Gray utiliza diagramas de adyacencia de estados para asegurar que los estados adyacentes difieran en un solo bit, lo que permite lograr una decodificación de estado libre de fallas. Asimismo, se analiza el tratamiento de estados no utilizados, diferenciando la disposición de mínimo riesgo (minimal-risk, asignando transiciones explícitas por defecto hacia el estado inicial) y la de mínimo costo (minimal-cost, empleando términos "no importa" o don't-cares para minimizar la lógica de excitación) (Wakerly, 2018).




Figura 13. Diagrama de adyacencia de estados utilizado para deducir codificaciones de estado tipo Gray libres de conmutaciones espurias.

3.7.5 Análisis y Síntesis de FSM

El análisis de una FSM es el procedimiento deductivo de tres pasos que parte del diagrama esquemático de un circuito para predecir su comportamiento mediante la obtención de las ecuaciones de excitación (F) y salida (G), la construcción de las tablas de transición/excitación y de estado/salida, y el trazado final del diagrama de estados. Por el contrario, la síntesis es el proceso creativo directo de nueve pasos que transforma una especificación informal en un circuito funciona:

1) construir la tabla o diagrama de estado/salida.

2) minimizar el número de estados.

3) elegir las variables de estado y realizar la asignación de estados.

4) sustituir las combinaciones para obtener la tabla de transición/salida.

5) derivar la tabla de excitación para los flip-flops D.

6) obtener las ecuaciones de excitación simplificadas mediante álgebra de conmutación o K-maps.

7) derivar las ecuaciones de salida.

8) dibujar el esquema lógico final o sintetizar en HDL.

(Wakerly, 2018).

4. Materiales y Métodos

4.1 Metodología de Diseño del Contador Binario de 3 Bits con Reset Sincrónico.

El desarrollo del contador binario de tres bits se abordó utilizando el procedimiento sistemático de síntesis de Máquinas de Estado Finito (MEF) bajo el modelo de Moore, donde las salidas del sistema están determinadas de forma directa y exclusiva por el estado presente en el registro de memoria.

La metodología de diseño se estructuro en las siguientes etapas secuenciales:

1) Definición de Entradas/Salidas y Análisis de Estados: Se analizan y determinan los 8 estados binarios posibles que conforman la secuencia completa de conteo de 3 bits (desde 000 hasta 111).

2) Asignación de Estados: Se asigna un nombre a cada combinación binaria de la secuencia.

3) Diagrama de estado: Se grafica la red de transiciones indicando el flujo entre nodos según el valor de la señal de reinicio.

4) Tabla de estado: Se determina la relación entre las entradas y los estados asignados de la máquina de estado finito (MEF) mediante una tabla.

5) Tabla de Transiciones: Se reemplazan las denominaciones simbólicas de los estados por sus valores binarios reales.

6) Síntesis Lógica: Se derivan las expresiones booleanas simplificadas para las entradas de excitación de cada flip-flop a partir de la minimización por mapas de Karnaugh.

7) Esquemático del Circuito: Se dibuja el esquema eléctrico del sistema interconectando las compuertas lógicas deducidas y el registro de memoria.

8) Diagrama de Tiempos: Se realiza la simulación temporal para verificar la respuesta sincrónica de las salidas y entradas frente a la señal de reloj.

4.2 Método Datapath

El contador binario de 4 bits con control sincrónico de reset, carga y habilitación se diseña aplicando la metodología de datapath mediante las siguientes etapas:

1) Identificación de variables de entrada y salida: Se determinan y analizan las señales de control (rst, carga, habilitación), la palabra de carga de entrada y los buses de salida que van a coordinar y manipular la ruta de datos.

2) Determinación de la función de estado siguiente ES = f (EA, ENT): Se establece la relación lógica que calcula el Estado Siguiente (ES) en función del Estado Actual (EA) y del conjunto de las Entradas de Control (ENT).

3) Diagrama esquemático: Sobre la base de la función de estado siguiente derivada, se grafica la estructura completa de la máquina de estados de Moore interconectando la unidad combinacional (sumador de 4 bits y multiplexor de selección) con el registro de memoria.

5. Resultados y Discusión

En esta sección, se presentan los resultados obtenidos al aplicar los métodos mencionados en la sección anterior. Se usó el programa Digital para simular los circuitos secuenciales.

5.1 Contador de 3 bits

1) Definición de Entradas/Salidas y Análisis de Estados

Secuencia binaria con 3 bits:

BINARIO NATURAL	000	001	010	011	100	101	110	111
ESTADO	0	1	2	3	4	5	6	7

Tabla 1. Secuencia binaria de 3 bits.

En base a esta tabla, se puede ver que hay 8 estados posibles.

2) Asignación de Estados:

BINARIO NATURAL	000	001	010	011	100	101	110	111
ESTADO	S0	S1	S2	S3	S4	S5	S6	S7

Tabla 2. Asignación de estados para cada bit de salida.

3) Diagrama de estado:




Figura 14. Diagrama de estado del contador de 3 bits.

4) Tabla de estado:

ESTADO ACTUAL	RESET		SALIDA (cnt)
	0	1	
S0	S1	S0	000
S1	S2	S0	001
S2	S3	S0	010
S3	S4	S0	011
S4	S5	S0	100
S5	S6	S0	101
S6	S7	S0	110
S7	S0	S0	111

Tabla 3. Tabla de estado de contador de 3 bits con reset sincrónico.

5) Tabla de Transiciones:

ESTADO ACTUAL			RESET						SALIDA		
Q2	Q1	Q0	0			1			cnt2	cnt1	cnt0
0	0	0	0	0	1	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0	1
0	1	0	0	1	1	0	0	0	0	1	0
0	1	1	1	0	0	0	0	0	0	1	1
1	0	0	1	0	1	0	0	0	1	0	0
1	0	1	1	1	0	0	0	0	1	0	1
1	1	0	1	1	1	0	0	0	1	1	0
1	1	1	0	0	0	0	0	0	1	1	1
			D2	D1	D0	D2	D1	D0			

Tabla 4. Tabla de estado decodificada del contador de 3 bits con reset sincrónico.

6) Síntesis Lógica:

Según la Tabla 4 se construyen los mapas de Karnaugh para D2, D1 y D0.

D2 Q2 Q1 \ Q0 rst	00	01	11	10
00	0	0	0	0
01	0	0	0	1
11	1	0	0	0
10	1	0	0	1

Tabla 5. Mapa de Karnaugh para la entrada de datos D2.

$$D_2 = Q_2\,\overline{Q_0}\,\overline{rst} + \overline{Q_2}\,Q_1\,Q_0\,\overline{rst} + Q_2\,\overline{Q_1}\;Q_0\,\overline{rst}$$

D1 / Q2 Q1	Q0 rst 00	01	11	10
00	0	0	0	1
01	1	0	0	0
11	1	0	0	0
10	0	0	0	1

Tabla 6. Mapa de Karnaugh para la entrada de datos D1.

$$D_1 = Q_1\,\overline{Q_0}\,\overline{rst} + \overline{Q_1}\,Q_0\,\overline{rst}$$

D0 / Q2 Q1	Q0 rst 00	01	11	10
00	1	0	0	0
01	1	0	0	0
11	1	0	0	0
10	1	0	0	0

Tabla 7. Mapa de Karnaugh para la entrada de datos D0.

$$D_0 = \overline{Q_0}\,\overline{rst}$$

7) Esquemático del Circuito:




Figura 15. Diagrama esquemático de contador de 3 bits con reset sincrónico.

8) Diagrama de Tiempos:




Figura 16. Diagrama de tiempo de contador de 3 bits con reset sincrónico.

En la Figura 4 se ve la relación temporal y de causa-efecto entre las distintas señales que conforman el contador de 3 bits. Las entradas de excitación de los flip-flops D2, D1 y D0, constituyen el denominado Estado Siguiente, mientras que las salidas del registro, identificadas como Q2, Q1 y Q0, representan el Estado Actual de la máquina de estados. La sincronización general del circuito está regida por la señal de reloj (clk) y la línea de reinicio sincrónico (rst).

Durante el intervalo en que rst = 1, las entradas de los flip-flops se fuerzan a nivel lógico cero. En la etapa inicial de arranque, las salidas Q permanecen en un estado indeterminado (representado gráficamente mediante regiones rayadas). Cuando rst conmuta a nivel bajo (0) justo después de un flanco ascendente de clk, las salidas no cambian de inmediato; sin embargo, la red combinacional actualiza de forma instantánea el valor en las entradas D, dejándolas

preparadas para el siguiente pulso. Cuando se da el nuevo flanco activo de reloj, los datos se transfieren finalmente al registro, actualizando el Estado Actual. Luego, la lógica del sistema calcula los nuevos valores para el Estado Siguiente, repitiendo este ciclo iterativo en cada pulso de reloj hasta completar la secuencia máxima de 3 bits (111) y reiniciar automáticamente en 000.

5.2 Contador de 4 bits

1) Identificación de variables de entrada y salida:

$$\text{ENT}\begin{cases}\text{Control}\begin{cases}\text{rst}\\ \text{Carga}\\ \text{Habilitación}\end{cases}\\ \text{valor_carga}\end{cases}$$

Donde los modos serán:

$$\text{MODOS}\begin{cases}\text{REINICIAR}\\ \text{CARGAR}\\ \text{CONTAR}\\ \text{DETENER}\end{cases}$$

2) Determinación de la función de estado siguiente ES = f (EA, ENT):

RST	CARGA	HAB	MODO	VALORES
1	-	-	REINICIAR	0000
0	1	-	CARGAR	$V_3\ V_2\ V_1\ V_0$
0	0	1	CONTAR	EA+1
0	0	0	DETENER	EA

Tabla 8. Tabla de estado contador de 4 bits.

De esta tabla se pueden determinar la forma de la función que se desea implementar para el contador de 4 bits, quedaría como lo siguiente:

$$\mathrm{ES}\ (\mathrm{EA}, \mathrm{ENT}) = \begin{cases} \text{REINICIAR, si RST} \\ \text{CARGAR, si } \overline{\text{RST}} * \text{CARGA} \\ \text{CONTAR, si } \overline{\text{RST}} * \overline{\text{CARGA}} * \text{HAB} \\ \text{DETENER, si } \overline{\text{RST}} * \overline{\text{CARGA}} * \overline{\text{HAB}} \end{cases}$$

A fin de seleccionar el modo de operación correspondiente en cada condición, se emplea un multiplexor de cuatro entradas para buses de 4 bits, comandado por una línea de selección de 2 bits. Dicha señal de control proviene de las salidas de un bloque combinacional de prioridad de 2 bits, cuya lógica de funcionamiento queda definida en la siguiente tabla:

RST	CARGA	HAB	S1	S0
1	-	-	0	0
0	1	-	0	1
0	0	1	1	0
0	0	0	1	1

Tabla 9. Bloque de prioridad.

3) Diagrama esquemático:




Figura 17. Diagrama esquemático de contador de 4bits usando el método datapath.

6. Conclusión

El desarrollo de esta actividad permitió evaluar y comparar las metodologías de diseño secuencial implementadas. Mientras que la síntesis mediante máquinas de estado finito (FSM) de tipo Moore resulta conveniente para circuitos reducidos como el contador de 3 bits al permitir minimizar compuertas lógicas mediante mapas de Karnaugh. No obstante, se vuelve compleja e ineficiente a medida que el número de bits o condiciones de control aumenta. La técnica de datapath demuestra ser una solución mucho más modular y escalable para arquitecturas de mayor complejidad como el contador de 4 bits con carga y habilitación al asignar el procesamiento a bloques de alto nivel como sumadores y multiplexores. Finalmente, la descripción en VHDL y la simulación funcional en GHDL y GTKWAVE confirmaron el comportamiento sincrónico esperado frente a la señal de reloj, validando la efectividad de ambos enfoques.

7. Referencias

- Harris, S. L., y Harris, D. (2022). Digital Design and Computer Architecture: RISC-V Edition. Morgan Kaufmann. Capítulos 1, 2 y 3.

- Wakerly, J. F. (2018). Digital Design: Principles and Practices (5.ª ed.). Pearson Education.